

PATENT Attorney Docket No. 04329.2199

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of:

Kenro NAKAMURA et al.

Serial No.: 09/453,8/31

Filed: December 2, 1999

For: POLISHING METHÓD AND POLISHING LIQUID

Assistant Commissioner for Patents Washington, D.C. 20231

Group Art Unit: 28

Examiner: to-

CLAIM FOR PRIORITY

Sir:

Under the provisions of Section 119 of 35 U.S.C., Applicants hereby claim the benefit of the filing date of prior Japanese Patent Application Number 10-344185, filed December 3, 1998, for the above identified United States Patent Application.

In support of Applicants' claim for priority, a certified copy of the priority application is filed herewith.

Respectfully submitted,

FINNEGAN, HENDERSON, FARABOW, GARRETT & DUNNER, L.L.P.

By: Walte II Sutcliff Reg. No. 24,914

Richard V. Burgujian

Reg. No. 31,744

Dated: June 8, 2000

LAW OFFICES INEGAN, HENDERSON. FARABOW, GARRETT, & DUNNER, L. L.P. 1300 I STREET, N. W. ASHINGTON, DC 20005 202-408-4000

日本国特許庁

PATENT OFFICE
JAPANESE GOVERNMENT



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

1998年12月 3日

平成10年特許願第344185号

出 顧 人
Applicant (s):

株式会社東芝

RECEIVED

JUN-9 7000

TO 2820 YALL ROOM

TO 27720 YALL ROOM

TO 27720 YALL ROOM

TO 27720 YALL ROOM

2000年 1月14日

特許庁長官 Commissioner, Patent Office 江 蔣 隆 汽

特平10-344185

【書類名】 特許願

【整理番号】 A009807007

【提出日】 平成10年12月 3日

【あて先】 特許庁長官 殿

【国際特許分類】 B24B 37/00

【発明の名称】 研磨方法及びスラリー

【請求項の数】 5

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 中村 賢朗

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 窪田 壮男

【発明者】

【住所又は居所】 神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横

浜事業所内

【氏名】 南幅 学

【特許出願人】

【識別番号】 000003078

【氏名又は名称】 株式会社 東芝

【代理人】

【識別番号】 100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】 03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】 011567

【納付金額】 21,000円

【提出物件の目録】

【物件名】 明細書 1

[物件名] 図面 1

【物件名】 要約書 1

【プルーフの要否】 要

【書類名】

明細書

【発明の名称】

研磨方法及びスラリー

【特許請求の範囲】

【請求項1】

Ru又はRu化合物を硝酸二アンモニウムセリウムを添加したスラリーを用いて研磨することを特徴とする研磨方法。

【請求項2】

前記Ru化合物はSrRuO $_3$ であることを特徴とする請求項 $_1$ に記載の研磨方法。

【請求項3】

前記スラリーには研磨粒子が含まれていないことを特徴とする請求項1に記載 の研磨方法。

【請求項4】

添加剤として硝酸二アンモニウムセリウムが含まれていることを特徴とするスラリー。

【請求項5】

前記スラリーには研磨粒子が含まれていないことを特徴とする請求項4に記載のスラリー。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、半導体装置の製造等に好適な研磨方法及びスラリーに関する。

[0002]

【従来の技術】

近年、半導体装置の製造分野において、半導体装置の高密度化・微細化に伴い、種々の微細加工技術が研究開発されている。その中でCMP (Chemical Mechanical Polishing) 技術は、層間絶縁膜の平坦化、プラグの形成、埋め込み金属配線の形成、埋め込み素子分離などを行う際に、欠かすことのできない必須の技術になっている。

[0003]

このCMP技術を応用して、キャパシタの電極加工を行う試みもなされている。特に、誘電体膜としてペロフスカイト結晶を用いる次世代のDRAMやFRAMでは、CMP技術を用いた手法の確立が非常に重要になると考えられる。なぜなら、キャパシタの下部電極には、誘電体膜との整合性の観点から、貴金属或いはペロフスカイト型導電性酸化物を選択する必要があるが、これらの物質は一般・に化学的に安定であるため、ウェットエッチング法或いはドライエッチング法によって加工することが困難だからである。

[0004]

これに対して、CMP法は、化学的な作用と機械的な作用のバランスで研磨を 行うので、加工の可能性が広がることになる。

[0005]

【発明が解決しようとする課題】

しかしながら、CMP法を用いた場合でも、従来のスラリーでは、研磨レートが小さいため製造効率が低くなるという問題があった。また、下地のストッパー膜に対する研磨レートの選択比も小さくなるため、同一のウエハ面内或いは異なるウエハ間での安定した加工形状を得ることが困難であるという問題もあった。

[0006]

本発明は、上記従来の課題に対してなされたものであり、貴金属或いはペロフスカイト型導電性酸化物をCMP法によって研磨する場合に、研磨レートが大きく、しかも下地に対する研磨レートの選択比を大きくすることが可能な研磨方法及びスラリーを提供することを目的とする。

[0007]

【課題を解決するための手段】

本発明に係る研磨方法は、Ru又はRu化合物を硝酸二アンモニウムセリウムを添加したスラリーを用いて研磨(化学的機械的研磨)することを特徴とする。 前記Ru化合物としては $SrRuO_3$ をあげることができる。また、前記スラリーには研磨粒子が含まれていなくてもよい。

[0008]

本発明に係るスラリーは、添加剤として硝酸二アンモニウムセリウムが含まれていることを特徴とする。前記スラリーには研磨粒子が含まれていなくてもよい

[0009]

本発明によれば、硝酸二アンモニウムセリウムを添加したスラリーを用いることにより、Ru又はRu化合物の研磨レートが大幅に向上するとともに、Ru又 はRu化合物の研磨レートのSiO2 の研磨レートに対する比(選択比)を大幅に向上させることができる。

[0010]

【発明の実施の形態】

以下、本発明の実施形態を図面を参照して説明する。

[0011]

(実施形態1)

本発明の第1の実施形態として、CMP法によるキャパシタの製造方法について、図1(a)~(c)を参照して説明する。

[0012]

11は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の主面側に形成された絶縁体膜12中に埋め込まれている。このような下地上に、TEOSを用いたプラズマCVD法によりプラズマSiO2膜13を厚さ100nm程度成膜する。そして、プラグ11の真上に間口が直径300nm程度の穴14(開口部)を形成する。続いて、キャパシタの下部電極となるRu膜15をスパッタ法或いはCVD法により150nm程度成膜し、穴14を埋め込む(図1(a))。

[0013]

次に、CMP法によりプラズマSi〇 $_2$ 膜13をストッパーとしてRu膜15のCMPを行い、Ru膜15からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、粒径30nmのアルミナ粒子を水に分散させたものに、硝酸二アンモニウムセリウムを添加したものを用いる。アルミナ粒子2wt%、硝酸二アンモニウムセリウム5wt%(4~7wt%でもよい)が好適な分量である。

また、研磨パッドには、ロデール・ニッタ(株)製のIC1000/Suba4 00を用いる。研磨時の荷重を200g重/c m^2 に、トップリング及びターン テーブルの回転数を100rpmに設定する(図1(b))。

[0014]

次に、キャパシタの誘電体膜として、 $BaSrTiO_3$ 膜16をスパッタ法或いはCVD法により40nm程度成膜する。 $BaSrTiO_3$ 膜がアモルファス・状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、Ru度17をスパッタ法或いはCVD法により60nm程度成膜する(図1(c))。

[0015]

その後、Ru膜17上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、Ru膜17と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0016]

(実施形態2)

本発明の第2の実施形態として、CMP法によるキャパシタの製造方法について、図2(a)~(c)を参照して説明する。

[0017]

21は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の主面側に形成された絶縁体膜22中に埋め込まれている。このような下地上に、TEOSを用いたプラズマCVD法によりプラズマSiO2膜23を厚さ150nm程度成膜する。そして、プラグ21の真上に間口が直径300nm程度の穴24(開口部)を形成する。続いて、キャパシタの下部電極となるRu膜25をスパッタ法或いはCVD法により200nm程度成膜し、穴24を埋め込む(図2(a))。

[0018]

次に、CMP法によりプラズマSiO $_2$ 膜23をストッパーとしてRu膜25 のCMPを行い、Ru膜25からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、粒径30nmのアルミナ粒子を水に分散させたものに、硝酸二

アンモニウムセリウムを添加したものを用いる。アルミナ粒子2wt%、硝酸ニアンモニウムセリウム5wt%(4~7wt%でもよい)が好適な分量である。また、研磨パッドには、ロデール・ニッタ(株)製のIC1000/Suba400を用いる。研磨時の荷重を200g重/cm² に、トップリング及びターンテーブルの回転数を100rpmに設定する(図2(b))。

[0019]

次に、フッ酸又はフッ化アンモニウムによるウエットエッチング法、或いはフロロカーボン系ガスによる反応性イオンエッチング法により、プラズマSi〇2 膜23を除去する。続いて、キャパシタの誘電体膜として、BaSrTiO3 膜26をスパッタ法或いはCVD法により40nm程度成膜する。BaSrTiO 別がアモルファス状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、Ru膜27をスパッタ法或いはCVD法により60nm程度成膜する(図2(c))。

[0020]

その後、Ru膜27上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、Ru膜27と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0021]

(実施形態3)

本発明の第3の実施形態として、CMP法によるキャパシタの製造方法について、図3(a)~(c)を参照して説明する。

[0022]

31は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の主面側に形成された絶縁体膜32中に埋め込まれている。このような下地上に、TEOSを用いたプラズマCVD法によりプラズマSiO2膜33を厚さ300nm程度成膜する。そして、プラグ31の真上に穴34(開口部)を形成する。穴34は、間口が直径200nm程度の丸穴であり、側面は垂直方向から10度程傾くようにテーパーをつけることが望ましい。次に、キャパシタの下部電極として、Ru膜35をスパッタ法或いはCVD法により60nm程度成膜する。さ

らに、レジストやSOG(Spin On Glass)等のキャッピング膜3 8をスピンコート法等により成膜し、穴34を埋め込む(図3(a))。

[0023]

次に、CMP法によりプラズマSiO₂ 膜33をストッパーとしてRu膜35 及びキャッピング膜38のCMPを行い、Ru膜35からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、粒径30nmのアルミナ粒子を水に分散させたものに、硝酸二アンモニウムセリウムを添加したものを用いる。アルミナ粒子2wt%、硝酸二アンモニウムセリウム5wt%(4~7wt%でもよい)が好適な分量である。また、研磨パッドには、ロデール・ニッタ(株)製のIC1000/Suba400を用いる。研磨時の荷重を200g重/cm²に、トップリング及びターンテーブルの回転数を100rpmに設定する。

[0024]

その後、穴34に残存するキャッピング膜38を除去する。キャッピング膜3 8がレジストの場合には、剥離液に浸すか、アッシングを行えばよい。キャッピング膜38がSOGの場合には、HF蒸気にさらす方法が有効である。なお、キャッピング膜38は、CMP時に発生するダストが穴34内のRu膜35に付着するのを防ぐための犠牲膜として機能するものである(図3(b))。

[0025]

次に、キャパシタの誘電体膜として、 $BaSrTiO_3$ 膜 36 をスパッタ法或いはCVD法により40nm程度成膜する。 $BaSrTiO_3$ 膜がアモルファス状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、Ru 膜 37 をスパッタ法或いはCVD法により60nm程度成膜する(図 3 (c))。

[0026]

その後、Ru膜37上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、Ru膜37と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0027]

従来のスラリーを用いてCMP法を行った場合、 SiO_2 膜の研磨レートに対

するRu膜の研磨レートの比(選択比)は高々2程度と小さかった。そのため、プラズマSiO₂ 膜(13、23、33)のストッパーとしての機能は不十分であり、研磨後のRu膜(15、25、35)の膜厚制御が困難であった。したがって、同一のウエハ面内或いは異なるウエハ間において下部電極形状にばらつきが出てしまい、信頼性に欠けるという問題があった。

[0028]

本発明のスラリーを用いることにより、SiO₂ 膜に対するRu膜の選択比が 30と十分大きくなったため、安定した加工形状を得ることが可能になった。また、従来のスラリーではRu膜の研磨レートは高々200Å/minと小さかったが、本発明のスラリーを用いることにより900Å/minに増大した。これにより、ウエハ1枚当たりのCMP処理時間が短縮され、製造効率を向上させることが可能となった。

[0029]

さらに、本発明のCMP法により製造されるキャパシタは(特に実施形態1及び2)、誘電体膜と接する下部電極表面がCMPによりミクロ的にも滑らかになるため、電界集中が緩和され、リーク電流が低減する。さらに、同様の理由から、誘電体膜の結晶性及び配向性が向上し、誘電率が上がるという効果もある。これにより、キャパシタの電気特性及び信頼性の向上につながることになる。

[0030]

ここで、本発明のスラリーの有効性を図4のデータにより示す。これは、スラリーに添加する酸化剤を変えることにより、Ru膜の研磨レートがどのように変化するかを示したものである。いずれも研磨粒子としてアルミナが2wt%含有されている。

[0031]

酸化剤として硝酸二アンモニウムセリウムを用いた時は、Ru膜の研磨レートは900Å/minと飛躍的に増大することがわかる。酸化力の指標である標準酸化還元電位を比べた場合、硝酸二アンモニウムセリウムは過硫酸アンモニウムより小さい(硝酸二アンモニウムセリウムのセリウムイオン(4価)がセリウムイオン(3価)に変化する際の標準酸化還元電位は1.72ボルトであり、過硫

酸アンモニウムの過硫酸イオンが硫酸イオンに変化する際の標準酸化還元電位は 2.01ボルトである)。にもかかわらず、硝酸二アンモニウムセリウムの方が 研磨レートが大きくなるのは、硝酸二アンモニウムセリウムがRuに対して特別 な反応をもたらすことを示唆している。

[0032]

なお、以上説明した実施形態 1、2及び3では、スラリーに含有させる研磨粒子としてアルミナを用いたが、シリカ或いはセリア等の研磨粒子を含有させてもよい。また、研磨粒子を含まない硝酸二アンモニウムセリウム水溶液そのものをスラリーとして用いることも可能である。また、研磨時の荷重、トップリング及びターンテーブルの回転数等に関しても、適宜変更可能である。

[0033]

(実施形態4)

本発明の第4の実施形態として、CMP法によるキャパシタの製造方法について、図1(a)~(c)を参照して説明する。

[0034]

なお、先に示した実施形態 1、2及び3では下部電極及び上部電極にRuを用いたが、実施形態 4、5及び6は、下部極及び上部電極にRuの代わりにSrRuO3を用いるものであり、その他の構成要素については実施形態 1、2及び3と同様である。したがって、実施形態 4、5及び6の図面については、先に示した図 1、図 2 及び図 3 を援用するものとする。

[0035]

11は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の主面側に形成された絶縁体膜12中に埋め込まれている。このような下地上に、TEOSを用いたプラズマCVD法によりプラズマSiO2膜13を厚さ100 nm程度成膜する。そして、プラグ11の真上に間口が直径300nm程度の穴14 (開口部)を形成する。続いて、キャパシタの下部電極となるSrRuO3膜15をスパッタ法或いはCVD法により150nm程度成膜し、穴14を埋め込む(図1(a))。

[0036]

次に、CMP法によりプラズマSiO $_2$ 膜13をストッパーとしてSrRuO $_3$ 膜15のCMPを行い、SrRuO $_3$ 膜15からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、研磨粒子を含まない硝酸二アンモニウムセリウム1wt% (1~2wt%でもよい) 水溶液を用いる。また、研磨パッドには、ロデール・ニッタ(株)製のIC1000/Suba400を用いる。研磨時の荷重を400g重/cm 2 に、トップリング及びターンテーブルの回転数を50rpmに設定する(図1(b))。

[0037]

次に、キャパシタの誘電体膜として、BaSrTiO $_3$ 膜16をスパッタ法或いはCVD法により40nm程度成膜する。BaSrTiO $_3$ 膜がアモルファス状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、SrRuO $_3$ 膜17をスパッタ法或いはCVD法により60nm程度成膜する(図1(c))。

[0038]

その後、 $SrRuO_3$ 膜 17上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、 $SrRuO_3$ 膜 17と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0039]

(実施形態5)

本発明の第5の実施形態として、CMP法によるキャパシタの製造方法について、図2(a)~(c)を参照して説明する。

[0040]

21は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の主面側に形成された絶縁体膜22中に埋め込まれている。このような下地上に、TEOSを用いたプラズマCVD法によりプラズマSiO2膜23を厚さ150nm程度成膜する。そして、プラグ21の真上に間口が直径300nm程度の穴24(開口部)を形成する。続いて、キャパシタの下部電極となるSrRuO3膜25をスパッタ法或いはCVD法により200nm程度成膜し、穴24を埋め込む(図2(a))。

[0041]

次に、CMP法によりプラズマSi〇 $_2$ 膜23をストッパーとしてSrRuО $_3$ 膜25のCMPを行い、SrRuО $_3$ 膜25からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、研磨粒子を含まない硝酸二アンモニウムセリウム1wt%(1~2wt%でもよい)水溶液を用いる。また、研磨パッドには、ロデール・ニッタ(株)製のIC1000/Suba400を用いる。研磨時の荷重を400g重/c \mathbf{m}^2 に、トップリング及びターンテーブルの回転数を50rpmに設定する(図2(b))。

[0042]

次に、フッ酸又はフッ化アンモニウムによるウエットエッチング法、或いはフロロカーボン系ガスによる反応性イオンエッチング法により、プラズマSi〇 $_2$ 膜 2 3 を除去する。続いて、キャパシタの誘電体膜として、BaSrTiO $_3$ 膜 2 6 をスパッタ法或いはCVD法により40nm程度成膜する。BaSrTiO $_3$ 膜がアモルファス状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、SrRuO $_3$ 膜 2 7 をスパッタ法或いはCVD法により60nm程度成膜する(図2(c))。

[0043]

その後、 $SrRuO_3$ 膜 27上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、 $SrRuO_3$ 膜 27と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0044]

(実施形態6)

本発明の第6の実施形態として、CMP法によるキャパシタの製造方法について、図3(a)~(c)を参照して説明する。

[0045]

31は電気的な接続をとるためのプラグであり、シリコン基板(図示せず)の 主面側に形成された絶縁体膜32中に埋め込まれている。このような下地上に、 TEOSを用いたプラズマCVD法によりプラズマSiO₂膜33を厚さ300 nm程度成膜する。そして、プラグ31の真上に穴34(開口部)を形成する。 穴34は、間口が直径200nm程度の丸穴であり、側面は垂直方向から10度程傾くようにテーパーをつけることが望ましい。次に、キャパシタの下部電極として、SrRuO3膜35をスパッタ法或いはCVD法により60nm程度成膜する。さらに、レジストやSOG等のキャッピング膜38をスピンコート法等により成膜し、穴34を埋め込む(図3(a))。

[0046]

次に、CMP法によりプラズマSiO₂ 膜33をストッパーとしてSrRuO₃ 膜35及びキャッピング膜38のCMPを行い、SrRuO₃ 膜35からなる下部電極をセルごとに絶縁する。ここでスラリーとしては、研磨粒子を含まない硝酸二アンモニウムセリウム1wt% (1~2wt%でもよい) 水溶液を用いる。また、研磨パッドには、ロデール・ニッタ (株) 製のIC1000/Suba400を用いる。研磨時の荷重を400g重/cm²に、トップリング及びターンテーブルの回転数を50rpmに設定する。

[0047]

その後、穴34に残存するキャッピング膜38を除去する。キャッピング膜3 8がレジストの場合には、剥離液に浸すか、アッシングを行えばよい。キャッピング膜38がSOGの場合には、HF蒸気にさらす方法が有効である。なお、キャッピング膜38は、CMP時に発生するダストが穴34内のSrRuO3膜3 5に付着するのを防ぐための犠牲膜として機能するものである(図3(b))。

[0048]

次に、キャパシタの誘電体膜として、 $BaSrTiO_3$ 膜 36 をスパッタ法或いはCVD法により40nm程度成膜する。 $BaSrTiO_3$ 膜がアモルファス状態の場合は、さらにアニール処理を施し、ペロフスカイト結晶化させる。続いて、キャパシタの上部電極として、 $SrRuO_3$ 膜 37 をスパッタ法或いはCVD法により60nm程度成膜する(図 3 (c))。

[0049]

その後、 $SrRuO_3$ 膜 37上に層間絶縁膜(図示せず)を成膜し、この層間絶縁膜の一部を開口し、 $SrRuO_3$ 膜 37と電気的接続をとるためのプラグ(図示せず)を形成して、次世代DRAMのキャパシタが完成する。

[0050]

従来のスラリーを用いてCMPを行った場合、SiO2膜の研磨レートに対するSrRuO3膜の研磨レートの比(選択比)を1より大きくすることは容易ではなかった。そのため、プラズマSiO2膜(13、23、33)のストッパーとしての機能は不十分であり、研磨後のSrRuO3膜(15、25、35)の膜厚制御が困難であった。したがって、同一のウエハ面内或いは異なるウエハ間で下部電極形状にばらつきが出てしまい、信頼性に欠けるという問題があった。

[0051]

本発明のスラリーを用いることにより、 SiO_2 膜に対する $SrRuO_3$ 膜の選択比が250と十分大きくなったため、安定した加工形状を得ることが可能になった。また、 $SrRuO_3$ 膜の研磨レートに関しても、3000 Å/minと大きな値をもつようになった。これにより、ウエハ1枚当たりのCMP処理時間は短縮され、製造効率を向上させることが可能となった。

[0052]

さらに、本発明のCMP法により製造されるキャパシタは(特に実施形態4及び5)、誘電体膜と接する下部電極表面がCMPによりミクロ的にも滑らかになるため、電界集中が緩和され、リーク電流が低減する。さらに、同様の理由から、誘電体膜の結晶性及び配向性が向上し、誘電率が上がるという効果もある。これにより、キャパシタの電気特性及び信頼性の向上につながることになる。

[0053]

ここで、本発明のスラリーの有効性を図5のデータにより示す。これは、スラリーに添加する酸化剤を変えることにより、SrRu〇3 膜の研磨レートがどのように変化するかを示したものである。いずれも研磨粒子は含有されていない。

[0054]

酸化剤として硝酸二アンモニウムセリウムを用いた時は、SrRuO₃膜の研磨レートは3000Å/minと飛躍的に増大することがわかる。酸化力の指標である標準酸化還元電位を比べた場合、すでに述べたように、硝酸二アンモニウムセリウムは過硫酸アンモニウムより小さい。にもかかわらず、硝酸二アンモニウムセリウムの方が研磨レートが大きくなるのは、硝酸二アンモニウムセリウム

が $SrRuO_3$ に対して特別な反応をもたらすことを示唆している。

[0055]

なお、以上説明した実施形態4、5及び6では、スラリーとして硝酸二アンモニウムセリウム水溶液を用いたが、アルミナ、シリカ或いはセリア等の研磨粒子を含有させてもよい。研磨時の荷重、トップリング及びターンテーブルの回転数等に関しても、適宜変更可能である。

[0056]

また、以上説明した実施形態 $1\sim 6$ において、上部電極には、RuやSrRu O_3 以外にも、Ru O_2 、W、WN等も用いることが可能である。誘電体膜としては、BaSrTi O_3 以外に、SrTi O_3 、BaTi O_3 、PbTi O_3 、PbZrTi O_3 等のペロフスカイト結晶を用いることができる。PbZrTi O_3 、PbTi O_3 、BaSrTi O_3 、BaSrTi O_3 のように強誘電性を発現するペロフスカイト結晶を誘電体膜として用いる場合は、FRAMへの適用も可能になる。

[0057]

以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない範囲内において種々変形して実施することが可能である。

[0058]

【発明の効果】

本発明によれば、硝酸二アンモニウムセリウムを添加したスラリーを用いることにより、Ru又はRu化合物の研磨レートを大幅に向上させることができ、さらにRu又はRu化合物の研磨レートのSiO2の研磨レートに対する比を大幅に向上させることが可能となる。

【図面の簡単な説明】

【図1】

本発明の第1及び第4の実施形態に係るキャパシタの製造方法を示した工程断面図。

【図2】

本発明の第2及び第5の実施形態に係るキャパシタの製造方法を示した工程断 面図。

【図3】

本発明の第3及び第6の実施形態に係るキャパシタの製造方法を示した工程断 面図。

【図4】

Ruの研磨レートの酸化剤依存性について示した図。

【図5】

 $SrRuO_3$ の研磨レートの酸化剤依存性について示した図。


【符号の説明】


- 11、21、31…プラグ
- 12、22、32…絶縁体膜
- 13、23、33 …プラズマSiO $_2$ 膜
- 15、25、35…下部電極 (Ru膜、SrRuO₃ 膜)
- 16、26、36…BaSrTiO₃ 膜
- 17、27、37…上部電極 (Ru膜、SrRuO₃ 膜)
- 38…キャッピング膜

【書類名】

図面

【図1】







11プラグ 12絶縁体膜 13プラズマSiO₂膜

14穴 15下部電極 (Ru膜、SrRuO3膜)

16BaSrTiO3膜 17上部電極(Ru膜、SrRuO3膜)

【図2】







21プラグ 22絶縁体膜 23プラスマSiO2膜


24穴 25下部電極 (Ru膜、SrRuO3膜)

26 BaSrTiO3膜 27上部電極(Ru膜、SrRuO3膜)

[図3]







- 31プラグ 32絶縁体膜 33プラスマSiO2膜
- 34穴 35下部電極 (Ru膜、SrRu03膜)
- 36BaSrTiO3膜 37上部電極 (Ru膜、SrRuO3膜)
- 38キャッピング膜

【図4】

Ru研磨レートの酸化剤依存

酸化剤	Ru研磨レート(Å/min)
硝酸ニアンモニウムセリウム (5 w t %)	900
過酸化水素(3.5 w t %)+硝酸 ^米	200
過硫酸アンモニウム(10wt%)	50
なし	5

*pH=2 になる量を添加

【図5】

SrRu03研磨レートの酸化剤依存

酸化剤	SrRu03研磨レート (Å/min)
硝酸二アンモニウムセリウム(1 w t %)	3000
過硫酸アンモニウム(10wt%)	280
過酸化水素 (3.5 w t %)	0

【書類名】

要約書

【要約】

【課題】 Ru又はRu化合物をCMP法によって研磨する場合に、研磨レートを大きくし、しかも下地に対する研磨レートの選択比を大きくする。

【解決手段】 Ru又はRu化合物15を硝酸二アンモニウムセリウムを添加したスラリーを用いて研磨する。Ru化合物としては例えば $SrRuO_3$ をあげることができる。スラリーには研磨粒子が含まれていなくてもよい。

【選択図】 図1

【書類名】

職権訂正データ

【訂正書類】

特許願

<認定情報・付加情報>

【特許出願人】

【識別番号】 000003078

【住所又は居所】 神奈川県川崎市幸区堀川町72番地

【氏名又は名称】 株式会社東芝

【代理人】

申請人

【識別番号】 100058479

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 鈴江 武彦

【選任した代理人】

【識別番号】 100084618

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】 100091351

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【住所又は居所】 東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】 中村 誠

【選任した代理人】

特平10-344185

【識別番号】

100070437

【住所又は居所】

東京都千代田区霞が関3丁目7番2号 鈴榮内外國

特許法律事務所内

【氏名又は名称】

河井 将次

出願人履歴情報

識別番号

[000003078]

1. 変更年月日

1990年 8月22日

[変更理由]

新規登録

住所

神奈川県川崎市幸区堀川町72番地

氏 名

株式会社東芝